Русский | English   поискrss RSS-лента

Главная  → История отечественной вычислительной техники  → Устройство оперативной памяти ЭВМ М-10

Устройство оперативной памяти ЭВМ М-10

Описано ферритовое запоминающее устройство емкостью 1024 544-разрядных числа с циклом обращения 1,3 мкс и временем выборки 0,8 мкс. В устройстве использована мостовая схема включения совмещенной разрядной обмотки. Запоминающее устройство охвачено контролем по mod 2 в информационных цепях; имеются специальные контрольные схемы в адресном коммутаторе.

Устройство оперативной памяти емкостью 1024 544-разрядных числа (0,5 млн. бит) с временем цикла 1,3 мкс и временем выборки 0,8 мкс [1] является памятью первого уровня в иерархии ЗУ ЭВМ.

М-10. С целью получения максимального быстродействия такого широкоформатного ЗУ на серийных сердечниках М-100П-2К1058 размером 1,0в0,7в0,3 мм используется система выборки типа 2Д с разнополярным разрядным током. Параметры адресных токов: амплитуда тока чтения — 1 А, длительность — 300 нс, амплитуда тока записи — 0,6 А, длительность — 450 нс, фронты токов не хуже 70 нс, разброс амплитуды адресных токов не превышает 16%. Параметры разрядного тока: амплитуда тока 300 мА, длительность — 550 нс, фронты — не хуже 100 нс. 

Блок-схема модуля памяти

Рис. 1 Блок-схема модуля памяти

Конструктивно устройство состоит из 4 независимых блоков — модулей, емкостью 1024 136-разрядных числа каждый. Модуль имеет (рис. 1) свое автономное управление, кодовый датчик, регистры адреса, числа и записи (РА, РЧ и РЗ), накопитель (НК), адресный коммутатор и схемы контроля. Адрес в регистр РА может быть принят по любому из шести направлений; информация в РЗ принимается по одной из двух кодовых шин записи. При записи информации в модуль памяти поступает 8-разрядная команда — маска записи. Каждый разряд этой команды определяет запись в одну из позиций (16 разрядов + 1 контрольный).

Независимость модулей памяти позволяет обращаться к ним по разным адресам. Это используется в ЭВМ М-10 при записи и считывании информации неполного формата. Так, например, при записи по адресу А числа форматом в 24 позиции (3 модуля) в оставшиеся 8 позиций четвертого модуля записывается часть другого числа. Оставшаяся часть числа записывается в очередном такте в три модуля следующего адреса — А+1. При чтении числа, записанного таким образом, первые три модуля читаются по адресу А+1, а четвертый модуль — по адресу А. Такие запись и чтение информации (“змейка”) позволяют более эффективно использовать емкость памяти.

Для формирования адресных токов используются 64 коммутатора с разделенной нагрузкой (КРН) комбинационного типа на 16 входов (выходов) каждый [2]. Выбор конкретного КРН осуществляется диодным коммутатором; выбор конкретного выхода КРН осуществляется возбуждением соответствующей комбинации 16 генераторов тока в соответствии с кодом Адамара. КРН выполнен на линейных трансформаторах с сердечником типа М 4000 НМ-4 размером 5в3 в 1,5. Управление диодным коммутатором осуществляется ключами напряжений (КП) 16 групп и ключами тока (КТ) — 4 группы. Адресная обмотка одновитковая, прошивает 136 сердечников одного числа.

Схема включения разрядной обмотки модуля памяти

Рис. 2 Схема включения разрядной обмотки модуля памяти

Разрядная обмотка двухвитковая, совмещенная для разрядного генератора тока и разрядного усилителя считывания. С целью повышения быстродействия и уменьшения импульсных помех на входе усилителя считывания в оперативной памяти используется мостовая схема включения разрядной обмотки [3]. Секционированная разрядная обмотка (рис. 2) подключается ко входу усилителя через трансформатор (Тр2) и схему селекции (Тр1). При возбуждении разрядного генератора тока ключ К1 разомкнут и схема селекции выравнивает токи в секциях и уменьшает время успокоения разрядной обмотки. Индуктивность Тр3 приблизительно в 100 раз меньше индуктивности Тр1. При считывании сигнала ключ К1 замыкается и обеспечивает подключение обмоток накопителя ко входу усилителя считывания. Использования трансформатора Тр3 позволило существенно увеличить величину входного сопротивления, тем самым увеличив амплитуду входного сигнала. Использование трансформатора Тр2 позволило избавиться от синфазной помехи на входе усилителя. В итоге помеха на входе усилителя в момент записи превышает сигнал при считывании не более чем в 1,5 раза.

Накопитель модуля состоит из 2 одинаковых кубов памяти, содержащих 512в136 сердечников, прошитых в виде двух матриц 256в136. Сердечники накопителя вплотную прилегают к металлической теплоотводящей пластине и залиты компаундом. В целях дальнейшего повышения работоспособности устройства предусмотрено также термостатирование накопителей. В кубе памяти расположены 32 КРН и диодный коммутатор. Разрядная обмотка куба является одной секцией разрядной обмотки модуля.

В ОЗУ предусмотрен широкий аппаратный контроль по mod 2 информационных каналов связи, числовых и разрядных цепей. Имеются специальные схемы, позволяющие обнаружить одиночные отказы в цепях адресного коммутатора [4].

Дополнительное оборудование, входящее в состав ЗУ, позволяет организовывать проверку устройства по 8 тестам в автономном режиме.

Органы управления и индикации, расположенные юта передней панели устройства, позволяют определять место неисправности и легко снимать область устойчивой работы (ОУР) каждого модуля памяти по координатам: величина адресного тока, величина разрядного тока, величина порога срабатывания разрядного усилителя считывания.

Литература

  1. Емелин В. М., Лазарев  В. А., Макарова  Р. П. Быстродействующее ОЗУ на ферритовых сердечниках. - “3апоминающие устройства”, вып. 3. Л ., “Энертия”, 1970.
  2. Антонов В. Г., Блох  И. З., Иванов  Л. В. Адресная система МОЗУ типа 2Д. - “Вопросы радиоэлектроники”, сер .ЭВТ, 1970, вып. 5-6.
  3. Антонов В. Г., Иванов  Л. В., Шагиахметов  Ф. М. Мостовая схема включения совмещенной разрядной обмотки запрета и чтения МОЗУ. — “Вопросы радиоэлектроники”, сер. ЭВТ, 1970, вып. 5-6.
  4. Антонов В. Г., Иванов  Л. В., Лазарев  В. А. Схема аппаратного контроля коммутатора с разрядной нагрузкой. — “Вопросы радиоэлектроники”, сер. ЭВТ, 1970, вып. 5-6.

Статьи об ЭВМ М-10 
Сборник “Вопросы радиоэлектроники”, серия “Электронная вычислительная техника”, выпуск 9, 1980 г.
Перепечатывается с разрешения авторов.
Статья помещена в музей 29.06.2007 г.

Проект Эдуарда Пройдакова
© Совет Виртуального компьютерного музея, 1997 — 2017