Русский | English   поискrss RSS-лента

Главная  → История отечественной вычислительной техники  → Процессоры СМ3 и СМ4

Процессоры СМ3 и СМ4

Управляющие вычислительные комплексы СМ ЭВМ первой очереди строятся на базе процессоров СМ-3П и СМ-4П.

Основные архитектурные особенности процессоров СМ-3П и СМ-4П

Основной формат обрабатываемой информации — слово, имеющее 16 двоичных разрядов, основной способ представления чисел — с фиксированной запятой в дополнительном коде со знаком.

Система команд охватывает такие операции, как сложение, вычитание, несколько видов операций сдвига, пересылка информации, проверка, условные и безусловные переходы, переход к подпрограмме и возврат из подпрограммы и др. Все команды СМ-3П входят в состав базового набора СМ-4П. Кроме того, в СМ-4П имеется ряд дополнительных команд: умножение и деление с фиксированной запятой, сложение и вычитание, умножение и деление с плавающей запятой, многократный сдвиг и др.

Количество кодов операций, использованных в командах, — более шестидесяти. Сочетание этих кодов с различными видами адресации расширяет систему до 400 практически используемых команд. Основной набор команд обеспечивает обработку 16-разрядных двоичных слов, кроме того, имеются команды для обработки каждого из двух байтов, входящих в одно слово, а также для обработки отдельных разрядов.

В составе процессоров восемь универсальных регистров, каждый длиной в одно слово — регистры общего назначения (РОН), которые используются для размещения как обрабатываемой информации, так и для констант, адресов и составных частей адресов. Система команд построена так, что при использовании универсальных регистров и установленных режимов обращения к операндам позволяет процессору работать в режиме нульадресной, одноадресной и двухадресной машины.

По структуре все команды процессоров СМ3-П СМ-4П можно условно разделить на следующие группы:

Поля адресации в одноадресных и двухадресных командах состоят из шести разрядов. Три из них отводятся для указания номера одного из регистров общего назначения (РОН) процессора, другие три — для обозначения способа использования содержимого выбранного регистра, т. е. для режима адресации. Таким образом, общим подходом к использованию одного из восьми видов адресации является предварительная загрузка содержимого регистра и последующее использование этого содержимого в качестве операнда, адреса операнда или адреса той ячейки памяти, где находится адрес операнда.

Особый случай представляет использование счетчика команд в качестве регистра общего назначения в режиме адресации, так как этот регистр не нуждается в предварительной загрузке и всегда указывает на ячейку, следующую за командой. Загружая в эту ячейку определенную информацию и используя различные режимы адресации, можно получить дополнительно восемь видов адресации, из которых практический смысл имеют только четыре. Поэтому принято считать, что в процессорах СМ-3П и СМ-4П есть возможность использовать 12 видов адресации.

При выполнении команд условных переходов адрес перехода определяется путем добавления к содержимому счетчика команд величины смещения с учетом знака смещения. Получаемый таким образом адрес перехода располагается в зоне, отстоящей на ?128 слов от адреса выполняемой команды условного перехода.

Основной формат, принятый для представления адреса операндов, — 16-разрядный байт. Таким образом, объем запоминающих устройств, который определяется 16-разрядным адресом, 64 Кб, или 32К слов. Для процессора СМ-4П объем памяти может быть увеличен до 128К слов. Для обеспечения работы с таким объемом памяти в составе процессора СМ-4П имеется дополнительный блок — диспетчер памяти, отсутствующий в процессоре СМ-3П.

Обмен информацией между различными устройствами управляющих вычислительных комплексов, построенных на основе процессоров СМ-3П и СМ-4П, осуществляется через магистральный интерфейс ОШ. Все устройства комплекса, включая процессор, оперативное запоминающее устройство, внешние устройства, а также специализированные устройства (например, блок расширения арифметики, выполняющий аппаратным путем вычисление специальных функций), обмениваются информацией по магистралям ОШ. Как данные, так и управляющая информация передаются по ОШ 16-разрядным параллельным кодом.

Система прерываний — многоуровневая. При использовании высшего уровня приоритета (уровень “прямого доступа”) осуществляется обмен информацией между устройствами комплекса без участия процессора — внепроцессорный обмен. В этом случае во время обмена информацией прерываний процессора не происходят и общая производительность комплекса не увеличивается. Устройства, подключаемые к уровню “прямого доступа”, должны иметь в своем составе дополнительное специальное оборудование. Архитектура, кроме того, допускает использование семи уровней приоритета для обеспечения программных прерываний. В процессорах СМ-3П и СМ-4П реализовано четыре из этих семи уровней. Количество устройств, подключаемых к каждому из уровней приоритета (включая “прямой доступ”), архитектурой практически не ограничивается.

Обмен информацией по ОШ осуществляется асинхронно, что позволяет использовать в комплексе устройства различного быстродействия. Это также дает возможность легко модернизировать комплекс при совершенствовании его составных частей.

Одна из особенностей архитектуры процессоров СМ-3П СМ-4П состоит в том, что регистры внешних устройств адресуются, как и ячейки оперативной памяти.

Тем регистрам внешних устройств, которые подключены к ОШ и через которые происходит обмен как данными, так и управляющей информацией, присваиваются адреса так же, как и обычным ячейкам оперативной памяти. Для этого используются 4К старших номеров общей системы адресации (Таким образом, практический объем оперативного запоминающего устройства получается на 4К слов меньше того, который позволяет указать формат адреса). Благодаря этому к регистрам внешних устройств процессор имеет такой же доступ, как и к обычным ячейкам оперативной памяти. Содержимое этих регистров может быть использовано и изменено при выполнении любых операций, в которых происходит обращение к памяти, т. е. при использовании одноадресных и двухадресных команд (в том числе и при арифметических операциях). Поэтому в системе команд СМ-3П и СМ-4П отсутствуют специальные команды ввода-вывода. Их роль выполняют команды других типов, например команды, обеспечивающие пересылку информации из одной ячейки памяти в другую.

Сравнительные характеристики процессоров СМ-3П и СМ-4П

Основные параметры СМ-3П СМ-4П
Система управления Микропрограммная
Количество универсальных регистров 8
Тип системного интерфейса Общая шина
Пропускная способность магистралей интерфейса
в режиме прямого доступа в память, тыс. слов/с
700 800
Система прерывания Приоритетная пятиуровневая
Оперативная память  
  максимальный объем, Кб 56 248
  адресуемая единица памяти байт, слово
  время цикла, мкс 1,2 1,2
  страничная организация памяти Нет Нет
  аппаратный стек Есть Есть
  диспетчер памяти Нет Нет
  емкость диспетчера памяти, Кб 256
  количество видов адресации 12 12
Время выполнения команд, мкс  
  регистр-регистр 5,0 1,2
  регистр-память 7,0 2,5
  память-память 10,0 3,9
  умножение с плавающей запятой 35,0
  сложение с плавающей запятой 22,0
  умножение с фиксированной запятой 10,2

Статья опубликована 19.07.2002 г.

Проект Эдуарда Пройдакова
© Совет Виртуального компьютерного музея, 1997 — 2017